SystemVerilog断言手册
内容简介:本书先通过大量示例展示基础概念,然后专注于序列和属性的细节,接着通过更多示例探讨高级主题,随后讨论了在设计和验证周期的各个阶段(包括需求、设计和验证阶段)使用断言的过程,通过两个完整模型展示了形式化验证的应用,最后增加了SVA方面的论文,同时回答了用户在论坛中提出的问题。书中所呈现的编码和使用指南源自作者多年的设计与验证工作经验,以及对硬件描述语言、断言语言和框架库的使用与教学经验。
登录后可荐购