使用SystemVerilog进行RTL建模:基于SystemVerilog的ASIC与FPGA设计
内容简介:本书首先阐述SystemVerilog与传统Verilog的区别,以及其在仿真和综合中的作用,并对RTL和门级建模等抽象级别进行定义;接着深入探讨多种数据类型,包括线网和变量类型、用户自定义类型等,详细说明其使用方法和注意事项;对于运算符和编程语句,本书也进行了全面讲解,强调如何正确使用它们编写可综合的RTL模型。
登录后可荐购